Digitale Logik, die im Timing hält.
Umfang
Architektur, RTL-Entwurf und Inbetriebnahme digitaler Logik auf FPGA-Zielhardware.
Architekturentwurf und Ressourcenabschätzung vor Implementierungsbeginn
RTL-Entwicklung in VHDL oder Verilog
Timing-Closure, Simulation und Verifikation auf Registerebene
Bring-up auf Zielhardware inklusive Debug über Logikanalysator und On-Chip-Debugger
Typischer Einsatz
Signalverarbeitung, Schnittstellenlogik oder Steuerungsaufgaben, die klassische Mikrocontroller an ihre Grenzen bringen.
„Exxcellent Engineering Consultancy entwickelt FPGA-Architekturen von RTL-Entwurf bis Bring-up auf Zielhardware."